EURO-PAR 2024

1234

EURO-PAR 2024

Intel y Danysoft participarán en la 30ª Conferencia Internacional Europea sobre Computación Paralela y Distribuida, que se celebrará en Madrid del 26 al 30 de agosto.

Además de patrocinar la conferencia realizaremos un taller práctico, en que los asistentes tendrán la oportunidad de conocer de forma práctica la plataforma más avanzada de Intel para el desarrollo en Computación de Alto Rendimiento (HPC).

Euro-Par es la principal conferencia europea que cubre todos los aspectos del procesamiento paralelo y distribuido, desde la teoría hasta la práctica, desde los sistemas e infraestructuras paralelos y distribuidos más pequeños hasta los más grandes, desde los problemas computacionales fundamentales hasta las aplicaciones completas, desde la arquitectura, el diseño y la implementación de compiladores, lenguajes e interfaces, hasta las herramientas, las infraestructuras de soporte y los aspectos de rendimiento de las aplicaciones.

La organización única de Euro-Par en temas proporciona un excelente foro para la discusión técnica enfocada, así como para la interacción con una audiencia grande, amplia y diversa.

El taller de HPC de Intel-Danysoft, será impartido por dos de los principales expertos en la plataforma de Intel. Por parte de Danysoft, Carlos García Sanchez, profesor titular de la UCM, y por parte de Intel, Victor Pérez del staff software engineering de Codeplay, compañía enfocada a las soluciones dentro del ecosistema de oneAPI.

Puede consultar la información de EURO-PAR 2024 en: https://2024.euro-par.org/

Recuerdos del EURO-PAR 2024

Taller Intel-Danysoft oneAPI y HPC.

Exploring Performance in RISC-V Vector Architecture: A Preliminary Study Integrating RISC-V and SYCL

“This paper presents a preliminary study that evaluates the initial development board supporting the stable RISC-V Vector-1.0 ISA, with a specific focus on the integration of RISC-V and SYCL technologies. This research utilizes the SYCL-Bench benchmark suite to assess a SYCL implementation based on both clang and gcc compilers. Meanwhile gcc lacks autovectorization support for RISC-V, clang exhibits poor speedups. Significantly, a code refactor in a contemporary SYCL-style led to improved performance, achieving nearly 77% of the peak speedup compared to the auto-vectorized counterparts.”

Temario:

  • Slot 9:00 – 10:00 horas.

    Introduction to oneAPI and Intel Developer Cloud infrastructure:

    • Motivation and oneAPI Standardization
    • Intel’s oneAPI Toolkits Portfolio and Components

    Introduction to SYCL

    • Introduction to SYCL2020
    • SYCL features
    • Device selection and queue concepts

  • Slot 10:30 - 12:30 horas.

    Exploring SYCL on Intel DevCloud:

    • Intel® Tiber™ Developer Cloud
    • Hardware and Software in Intel® Tiber™ Cloud
    • Hands-on Introduction to SYCL
    • Memory Model (I): Buffers & Accessors
    • Memory Model (II): USM
    • Expressing Parallelism in SYCL

    Targeting SYCL on NVIDIA and AMD devices with oneAPI

    • Bringing oneAPI to NVIDIA and AMD GPUs
    • Demo
    • Installing the plugins
    • Compiling phase

  • Slot 13:30 – 15:00 horas.

    Porting CUDA to SYCL through SYCLomatic:

    • Automatic migration of CUDA codes to SYCL
    • Hands-on migration a single source code
    • Hands-on migration for multifile source code

    Hands-on SYCL

    • Image processing example

Detalles:

Fecha:

Martes 27 de agosto

Horario:

8:30 Registro.
9:00 Taller.
10:00 Descanso y Café.
10:30 Taller.
12:30 Comida.
13:30 Taller.
15:00 Cierre.

Lugar:

Universidad Carlos III de Madrid (Madrid-Puerta de Toledo campus) 
Dirección:
Calle Ronda de Toledo, 1 – 28005 Madrid. 

Más Información

Ayúdanos con este formulario a facilitarte la información que necesitas.