Modernización del Código HPC

WorkShop para Desarrolladores Intel en castellano

Invitación a 2 días técnicos para desarrolladores HPC para Intel® Xeon™ & Xeon Phi™
En Madrid el 21 y 22 de Octubre 2015 | Hotel Silken Puerta América

Este evento ya ha finalizado

Invitación al encuentro anual de programadores Intel

Nos complace invitarle a 2 días de conferencias y talleres centrados en el desarrollo de software HPC. Aprenderá cómo programar y modernizar código para los procesadores más recientes de Intel, incluyendo la próxima generación Intel® Xeon™ & Xeon Phi™.

No se pierda este evento Intel Parallel Studio, esencial para los desarrolladores de software, arquitectos, gestores de proyectos e investigadores de la mano de Intel y Danysoft.

La asistencia al evento es gratuita, teniendo prioridad los clientes que han confiado en Danysoft, por lo que si está interesado, le rogamos realice su inscripción lo antes posible al dia(s) que más le interese, ya que las plazas son limitadas.

Agenda

Día 21 de Octubre

09.00 Bienvenida

09:05 ACTUALIZACIÓN DE LA PLATAFORMA TECNOLÓGICA Y LOS PROCESADORES DE INTEL
Conozca sobre la arquitectura paralela, los avances tecnológicos y características de los procesadores actuales y futuros de Intel, especialmente Xeon y Xeon Phi.

09:45 NOVEDADES EN INTEL PARALLEL STUDIO XE 2016
Disponer de herramientas de desarrollo modernas es esencial para la programación paralela y la optimización del rendimiento. Esta sesión hace una presentación general de las características más recientes de los compiladores de Intel y de la librería MKL, así como de las herramientas de análisis disponibles en la suite Intel Parallel Studio XE.

10:30 OPTIMICE Y EJECUTE CON LA LIBRERIA Y HERRAMIENTAS INTEL MPI
En esta sesión se ofrecen detalles sobre la nueva librería Intel® MPI, con especial atención a las características más recientes de MPI 3.0. Adicionalmente, se describen las herramientas incluidas en Intel® Parallel Studio XE 2016 para maximizar el rendimiento de las aplicaciones para clústeres HPC.

11:15 Pausa para el café

11:30 MEJORES PRÁCTICAS DE VECTORIZACIÓN Y PARALELISMO A NIVEL DE NÚCLEO (SIMD)
La vectorización es uno de los elementos críticos a la hora de maximizar el rendimiento paralelo, especialmente en relación con las extensiones Intel Advanced Vector Extensions 512 (AVX512). Esta sesión mostrará cómo empezar a utilizar la vectorización y evitar los errores comunes.

12:30 CREANDO APLICACIONES DE ANALISIS DE BIG DATA DE ALTAS PRESTACIONES
HPC y el análisis de Big Data están convergiendo en términos de conjuntos de datos y cargas de trabajo. En esta sesión, se muestra cómo ampliar las prestaciones de las aplicaciones analíticas y de aprendizaje en C++ y Java, empleando la nueva Librería Data Analytics Acceleration en plataformas HPC.

13:30 Almuerzo

14:30 TUTORIAL | EJEMPLOS DE USO DE LA VECTORIZACIÓN EN EL MUNDO REAL
La vectorización es uno de los elementos críticos a la hora de maximizar el rendimiento paralelo. En esta sesión analizaremos casos comunes en los que la vectorización automática falla, presentando ideas y mejores prácticas conocidas para una vectorización efectiva. Esta sesión además se ilustra con un par de ejemplos del mundo real utilizando la suite Intel® Parallel Studio XE.

16:00 CASO DE ESTUDIO | OPTIMIZACIÓN DE CÓDIGO EN UN MODELO DE DIFUSIÓN 3D
En este caso de estudio se examina el proceso preliminar de optimización de una plantilla de código para 3D que representa la difusión de una sustancia en un disolvente. Se hace un seguimiento del proceso mediante el cual el código de las plantillas debe ser modificado para optimizar su rendimiento en el coprocesador Intel® Xeon Phi™. Adicionalmente, se muestra cómo analizar y validar los resultados de rendimiento utilizando Intel® VTune Amplifier.

17:25 Preguntas y respuestas

Agenda

Día 22 de Octubre

09.00 Bienvenida

09:05 CASO DE ESTUDIO | OPTIMIZACIÓN DEL RENDIMIENTO DEL CÁLCULO BLACK-SCHOLES
En esta sesión se explora la optimización del cálculo Black-Scholes utilizando diferentes esquemas de paralelización y distribución de hilos. Entre los paradigmas utilizados se incluyen OpenMP, Cilk y TBB (Thread Building Blocks). Adicionalmente se analizan los compromisos entre precisión de los cálculos y rendimiento.

10:00 CASO DE ESTUDIO | MODERNIZACIÓN DEL CÓDIGO DE LA SUITE DE PRUEBAS POLYHEDRON
La modernización de aplicaciones antiguas para aprovechar las nuevas capacidades del hardware constituye en ocasiones un reto debido a las restricciones en el tiempo de desarrollo. En esta sesión revisamos algunos ejemplos de modernización del código Fortran de la suite de pruebas Polyhedron. Estos ejemplos mostrarán cuán mínimos son los cambios necesarios para modernizar el código en serie para explotar de manera eficiente la paralelización OpenMP y SIMD, y cómo esos sencillos cambios se aplican tanto a los procesadores Intel® Xeon® como a los coprocesadores Intel® Xeon Phi™.

11:00 Pausa para el café

11:15 CASO DE ESTUDIO | MEJORANDO EL RENDIMIENTO DE LOS CÁLCULOS NUMÉRICOS DE PREDICCIÓN METEOROLÓGICA
Los modelos NWP (Numerical Weather Prediction – Predicción meteorológica numérica) constituyen la base de las predicciones meteorológicas modernas. En esta sesión se describen las transformaciones requeridas para mejorar el rendimiento del esquema WSM6 en los procesadores Intel® Xeon® y los coprocesadores Intel® Xeon Phi™, aplicando una variedad de técnicas entre las que se incluyen los hilos, la vectorización y la mejora en la localidad de los datos.

12:30 CASO DE ESTUDIO | BALANCE DINÁMICO DE CARGA EN EL PROBLEMA N-BODY
En esta sesión se explora el problema N-body, distribuyendo la carga de cálculo de manera diferente entre dispositivos nativos (Xeon) y de descarga (Xeon-Phi), a la vez que utilizando diferentes cantidades de hilos y políticas de distribución de cargas.

13:30 CASO DE ESTUDIO | ALINEACIÓN DE SECUENCIAS POR PAREJAS MEDIANTE EL ALGORITMO SMITH-WATERMAN
La alineación de secuencias de DNA para identificar regiones con similitudes es una manera común de detectar relaciones entre secuencias de DNA en la Bioinformática. En esta sesión se presenta una implementación paralela para la alineación de secuencias por parejas basada en el algoritmo de Smith-Waterman, que explota de manera eficiente tanto el paralelismo de hilos como la vectorización en el coprocesador Intel® Xeon Phi™

14:15 Preguntas y respuestas

Accede a los materiales del evento

3 comentarios
  1. Daniel G.
    Daniel G. Dice:

    Seminario muy útil para mejorar aptitudes. Muy buenas presentaciones de vectorización y uso de VTune.

    Responder
  2. Diego
    Diego Dice:

    Excelente nivel de los ponentes. Adecuado tanto para producción de código como a nivel informativo para laboral docente.

    Responder

Dejar un comentario

¿Quieres unirte a la conversación?
¡Siéntete libre de contribuir!

Deja una respuesta

Tu dirección de correo electrónico no será publicada.

Artículos Relacionados

Madrid Tech Show 2022

Danysoft te invita a encontrarnos en el próximo Madrid Tech Show. En asociación juntos al equipo de Dropbox y Nextcloud, te ofrecemos la oportunidad de conocer las últimas soluciones tecnológicas para aportar valor a tus nece ...190722

29/09/2022

Seguir leyendo  

Automatización agrícola con una red inalámbrica privada

Cónoce como la tecnología de Intel permitió transformar el equipo existente de un agricultor, en una flota de tractores autónomos.188846

28/07/2022

Seguir leyendo  

Intel oneAPI: uso de la herramienta de compatibilidad DPC++ desde aplicaciones en CUDA.

Desde el año 2020, Intel ha dado un paso más con la comercialización del software oneAPI que permite a los desarrolladores de aplicaciones la utilización de un ...187714

01/06/2022

Seguir leyendo  

Libro Getting started with Python GUI

En este libro aportado por embarcadero puedes encontrar los primeros pasos para comenzar a usar Python GUI usando DelphiFMX y DelphiCVL.187460

26/05/2022

Seguir leyendo