Encuentro Intel HPC en Barcelona

Encuentro Intel de Desarrolladores HPC, Enteprise y BIG DATA

17-18 Feb 2016 | Barcelona | Sin coste

Modernización HPC, Enterprise & Big Data

Sesiones técnicas con análisis de casos de éxito para desarrolladores HPC para Intel Xeon & Xeon Phi

Barcelona | 17 y 18 Febrero 2016 | CINC (Centre Internacional de Negocis de Catalunya)

Encuentro Intel creadores software HPC, Enteprise y BIG DATA

intel-elite-reseller
Nos complace invitarle a 2 días de conferencias y talleres centrados en el desarrollo de software HPC, Enterprise y BIG DATA. En ellos os mostraremos cómo programar y modernizar código para los procesadores más recientes de Intel, incluyendo la próxima generación Intel Xeon & Xeon Phi (« Knights Landing », KNL).

No te pierdas este evento en Barcelona, esencial para los desarrolladores de software, arquitectos, gestores de proyectos e investigadores de la mano de Intel y Danysoft.

La asistencia al evento es gratuita, teniendo prioridad los clientes que han confiado en Danysoft, por lo que si estás interesado, te recomendamos que realices tu inscripción lo antes posible al dia(s) que más te interese(n), ya que las plazas son limitadas.

Agenda

17 de Febrero

08.00 Registro y desayuno

09:00 ACTUALIZACIÓN DE LA PLATAFORMA TECNOLÓGICA Y LOS PROCESADORES DE INTEL
Conozca sobre la arquitectura paralela, los avances tecnológicos y características de los procesadores actuales y futuros de Intel, especialmente Xeon y Xeon Phi.

10:00 NOVEDADES EN INTEL PARALLEL STUDIO XE 2016
Disponer de herramientas de desarrollo modernas es esencial para la programación paralela y la optimización del rendimiento. Esta sesión hace una presentación general de las características más recientes de los compiladores de Intel y de la librería MKL, así como de las herramientas de análisis disponibles en la suite Intel Parallel Studio XE.

11:00 Pausa para el café

11:15 OPTIMICE Y EJECUTE CON INTEL MPI
En esta sesión se ofrecen detalles sobre la nueva librería Intel® MPI, con especial atención a las características más recientes de MPI 3.0. Adicionalmente, se describen las herramientas incluidas en Intel® Parallel Studio XE 2016 para maximizar el rendimiento de las aplicaciones para clústeres HPC.

12:30 MAXIMICE EL RENDIMIENTO Y ESCALABILIDAD CON LAS LIBRERÍAS DE RENDIMIENTO

¿Por qué pasar tiempo en la optimización de las funciones de su código fuente cuando otros ya hacen el trabajo por usted? Las librerías de rendimiento de Intel como IPP y MKL pueden ayudar a aumentar aún más el rendimiento del código. También se comentará DAAL, una nueva librería para Data Analytics.

13:00 Almuerzo

14:00 HPC CON BIG DATA – CODIFICACIÓN DEL ANÁLISIS DE ALTO RENDIMIENTO EN C++ USANDO LA NUEVA DATA ANALYTICS ACCELERATION LIBRARY DE INTEL

HPC y Big Data Analytics están convergiendo en términos de carga de trabajo y conjuntos de datos. En esta sesión, aprenderá cómo maximizar el rendimiento de las aplicaciones analíticas y aplicaciones de aprendizaje automático en C ++ y Java utilizando la nueva Data Analytics Acceleration Library en plataformas HPC.

14:30 MEJORES PRÁCTICAS DE VECTORIZACIÓN Y PARALELISMO A NIVEL DE NÚCLEO (SIMD)
La vectorización es uno de los elementos críticos a la hora de maximizar el rendimiento paralelo, especialmente en relación con las extensiones Intel Advanced Vector Extensions 512 (AVX512). Esta sesión mostrará cómo empezar a utilizar la vectorización y evitar los errores comunes.

15:30 Pausa para el café

15:45 TUTORIAL | EJEMPLOS DE USO DE LA VECTORIZACIÓN EN EL MUNDO REAL
La vectorización es uno de los elementos críticos a la hora de maximizar el rendimiento paralelo. En esta sesión analizaremos casos comunes en los que la vectorización automática falla, presentando ideas y mejores prácticas conocidas para una vectorización efectiva. Esta sesión además se ilustra con un par de ejemplos del mundo real utilizando la suite Intel® Parallel Studio XE.

17:15 Preguntas y respuestas

17:45 Networking

Agenda

18 de Febrero

08.00 Desayuno

09:00 CASO DE ESTUDIO | OPTIMIZACIÓN DEL RENDIMIENTO DEL CÁLCULO BLACK-SCHOLES
En esta sesión se explora la optimización del cálculo Black-Scholes utilizando diferentes esquemas de paralelización y distribución de hilos. Entre los paradigmas utilizados se incluyen OpenMP, Cilk y TBB (Thread Building Blocks). Adicionalmente se analizan los compromisos entre precisión de los cálculos y rendimiento.

10:00 CASO DE ESTUDIO | MEJORANDO EL RENDIMIENTO DE LOS CÁLCULOS NUMÉRICOS DE PREDICCIÓN METEOROLÓGICA

Los modelos NWP (Numerical Weather Prediction – Predicción meteorológica numérica) constituyen la base de las predicciones meteorológicas modernas. En esta sesión se describen las transformaciones requeridas para mejorar el rendimiento del esquema WSM6 en los procesadores Intel Xeon y los coprocesadores Intel Xeon Phi, aplicando una variedad de técnicas entre las que se incluyen los hilos, la vectorización y la mejora en la localidad de los datos.

11:00 Pausa para el café

11:15 CASO DE ESTUDIO | MODERNIZACIÓN DEL CÓDIGO DE LA SUITE DE PRUEBAS POLYHEDRON
La modernización de aplicaciones antiguas para aprovechar las nuevas capacidades del hardware constituye en ocasiones un reto debido a las restricciones en el tiempo de desarrollo. En esta sesión revisamos algunos ejemplos de modernización del código Fortran de la suite de pruebas Polyhedron. Estos ejemplos mostrarán cuán mínimos son los cambios necesarios para modernizar el código en serie para explotar de manera eficiente la paralelización OpenMP y SIMD, y cómo esos sencillos cambios se aplican tanto a los procesadores Intel Xeon como a los coprocesadores Intel Xeon Phi.

13:00 Almuerzo

14:400 CASO DE ESTUDIO | ALINEACIÓN DE SECUENCIAS POR PAREJAS MEDIANTE EL ALGORITMO SMITH-WATERMAN
La alineación de secuencias de DNA para identificar regiones con similitudes es una manera común de detectar relaciones entre secuencias de DNA en la Bioinformática. En esta sesión se presenta una implementación paralela para la alineación de secuencias por parejas basada en el algoritmo de Smith-Waterman, que explota de manera eficiente tanto el paralelismo de hilos como la vectorización en el coprocesador Intel Xeon Phi.

14:45 CASO DE ESTUDIO | BALANCE DINÁMICO DE CARGA EN EL PROBLEMA N-BODY
En esta sesión se explora el problema N-body, distribuyendo la carga de cálculo de manera diferente entre dispositivos nativos (Xeon) y de descarga (Xeon-Phi), a la vez que utilizando diferentes cantidades de hilos y políticas de distribución de cargas.

15:30Pausa para el café

15:45 CASO DE ESTUDIO | OPTIMIZACIÓN DE CÓDIGO EN UN MODELO DE DIFUSIÓN 3D

En este caso de estudio se examina el proceso preliminar de optimización de una plantilla de código para 3D que representa la difusión de una sustancia en un disolvente. Se hace un seguimiento del proceso mediante el cual el código de las plantillas debe ser modificado para optimizar su rendimiento en el coprocesador Intel Xeon Phi. Adicionalmente, se muestra cómo analizar y validar los resultados de rendimiento utilizando Intel VTune Amplifier.

17:15 Preguntas y respuestas